亚博取款高效快速

EN
您所在位置: 首页 >> 师资队伍 >> 教授 >> 正文
于大全

系别:微电子与集成电路系

职称:闽江学者特聘教授、博导,微电子与集成电路系主任

邮箱:yudaquan@xmu.edu.cn

联系方式:

办公地点:厦门大学翔安校区文宣楼C308-4

个人简历:

学历:

大连理工大学理学学士,材料科学与工程专业

大连理工大学理学博士,材料学专业

 

研究方向:

集成电路封装、微系统集成、微纳器件制造


学术兼职:

国家02重大专项总体组特聘专家

中国半导体行业协会MEMS分会副理事长

全国半导体器件标准化技术委员会委员

 

成果奖励:

“以硅通孔为核心的三维系统集成技术及应用 2018 年北京市科学技术奖技术开发类二等奖,排名第二,证书编号 2018 -2-001

 

课题项目:

  1. 国家自然科学基金(面上)项目,基于激光诱导变性通孔制造和化镀种子层填充的玻璃转接板技术研究,2020.01 -2023.12,主持

  2. 国家科技重大专项02专项,2017ZX02519, 国产中道工艺高端封测装备及材料量产应用工程,2017/01-2019/12,主持

  3. 国家自然科学基金(面上)项目,61176098,三维集成电路超细节距微钎料凸点互连研究,2012/01-2015/12,已结题,主持

  4. 中国科学院项目,Y1YB049001,三维硅(玻璃)通孔集成技术,2011/01-2015/12,已结题,主持

  5. 国家重大科技专项02专项,2011ZX02606,多圈V/UQFN、FCQFNAAQFN封装工艺技术研发及产业化,2011/01-2014/06,已结题,主持

 

代表作:

  1. Daquan Yu, Embedded Silicon Fan‐Out (eSiFO) Technology for Wafer‐Level System Integration, pp169-184, Chapter 8, Advances in Embedded and Fan-Out Wafer Level Packaging Technologies, 2019, Wiley-IEEE Press

  2. Yongqin Cui, Shijie Jian, Cheng Chen, Yuanwei Lin , Ziduo Su, Haimiao Zhang, Renzhi Yuan1, Zhenpeng Chen, Zihan Dong, Lu Li, Qiushi Xie, Chun Wang, Shengjun Guo, Xiaoxin Wang, Daquan Yu* and Dongsan Li, Uniformity improvement of deep silicon cavities fabricated by plasma etching with 12-inch wafer level [J], Journal of Micromechanics and Microengineering, 29(2019)105010

  3. Cheng Chen, Daquan Yu*, Teng Wang, Zhiyi Xiao, Lixi Wan, Warpage Prediction and Optimization for Embedded Silicon Fan Out (eSiFO) Wafer Level Packaging based on an Extended Theoretical Model [J], IEEE Transactions on Components Packaging and Manufacturing Technology, 2019, 9(5):845-853.

  4. YAO M. J., ZHAO N., WANG T., YU D. Q., XIAO Z. Y., MA H. T., Study of three-dimensional small chip stacking using low cost wafer-level micro-bump/dry film adhesive hybrid bonding and via-last TSVs [J]. Journal of Electronic Materials, 2018, 47(12): 7544–7557

  5. YAO M. J., ZHAO N., WANG T., YU D. Q., XIAO Z. Y., MA H. T., Optimization and characterization of low temperature wafer level hybrid bonding using photopatternable dry film adhesive and symmetric micro Cu pillar solder bumps [J]. IEEE Transactions on Components, Packaging and Manufacturing Technology, 2018, 8(10): 1855-1862

 

亚博取款高效快速【电子】有限公司
Top